

Středoškolská technika 2023

Setkání a prezentace prací středoškolských studentů na ČVUT

PŘIJÍMAČ NÁHODNÝCH IONOSFERICKÝCH PORUCH S WEBOVÝM ROZHRANÍM

Ladislav Mrkva

Střední průmyslová škola elektrotechnická Ječná 30, Praha 2

Anotace

Tato práce se zabývá vývojem, simulací a kompletací přijímače SID (Sudden Ionospheric Disturbance - Náhodné Ionosferické Jevy), pojmenovaného GOLF (Ground Observatory of Low Frequencies - Pozemní Observatoř Nízkých Frekvencí). Zařízení je primárně určeno pro instalaci ve středně obydlených oblastech s vyšší intenzitou rušení. V rámci projektu byl vyvinut jednodeskový přijímač velmi dlouhých vln se dvěma anténními vstupy. Každý z těchto vstupů má individuální dálkové digitální ovládání zisku s 16-ti kroky. Přenos zvuku, i dálkové ovládání je realizováno optickým datovým přenosem, kdy je audio signál přenášen univerzálním protokolem S/PDIF a dálkové ovládání na míru vyvinutým asynchronním sériovým přenosem. Přijímač je připojen k počítači, jenž ukládá získaná data a zpřístupňuje je na internetu.

Klíčová slova

VLF; Sferics; Operační zesilovač; ADC; I2S; TOSLINK

Annotation

This thesis deals with the development, simulation and completion of the GOLF (Ground Observatory of Low Frequencies) SID (Sudden Ionospheric Disturbance) receiver. The device is primarily designed for installation in moderately populated areas with higher interference intensity. The project is a single-board very long wave receiver with two antenna inputs. Each of these inputs has an individual 16 step remote digital gain control. Both audio transmission and remote control are realized by optical data transmission, where the audio signal is transmitted by the universal S/PDIF protocol and the remote control by a custom-developed asynchronous serial transmission. The receiver is connected to a computer which stores the acquired data and makes it available on the Internet.

Keywords

VLF; Sferics; Operational amplifier; ADC; I2S; TOSLINK

Obsah

1	Úvod 1.1 Charakteristika VLF signálů
2	Form-factor 4 2.1 Vzdálený B-Field přijímač 4 2.2 Problémy s B-Field přijímačem 4 2.3 E-Field přijímač 4
3	Vstupní obvod přijímače 7 3.1 Anténa 7 3.2 První stupeň přijímače 7 3.3 Ochrana vstupního obvodu 8 3.4 Druhý stupeň přijímače 9 3.5 Filtrace 11 3.6 Třetí stupeň přijímače 12 3.7 Sluchátkový výstup 14 3.8 Kompletní analogová část přijímače 15
4	Analogově-digitální převodník 16 4.1 Analogově-digitální převod. 16 4.2 Analogově-digitální převodník 16 4.3 I ² S 16 4.4 S/PDIF Vysílač 16 4.5 S/PDIF - TOSLINK 18 4.6 Příjem TOSLINK signálu 20
5	Vzdálené nastavení zisku215.1 Použitá architektura215.2 Zapojení VNZ na přijímači255.3 Digitální rezistory28
6	Napájení 29 6.1 Napájení analogové části
7	Návrh a konstrukce 33 7.1 GOLF V1.0 33 7.2 GOLF V2.0 34 7.3 GOLF V3.0 35
8	Akviziční PC 38 8.1 Architektura 38 8.2 Spectrum Lab 38 8.3 Program GOLF 39 8.4 Webové rozhraní 40

9	Měření 9.1 Konfigurace měření	42 42
10	Závěr	44
Po	užitá literatura	45

1 Úvod

1.1 Charakteristika VLF signálů

Pásmo VLF je určeno Mezinárodní telekomunikační unií na rozsah od 3 kHz do 30 kHz. Frekvence popisované při výzkumu atmosferických VLF v atmosféře však spadají jak pod pásmo VLF, tak nad něj. Primárním využitím VLF je komunikace na velké vzdálenosti pro ponořené ponorky, protože signály VLF jsou schopny pronikat vodou. Kromě toho většina signálů nalezených v pásmu VLF není vytvořena člověkem a je přírodního původu. Naprostou většinu tvoří elektromagnetické záření vyzařované při úderu blesku, kdy je většina vysokofrekvenční energie vyzařována v pásmu VLF. Vlny se pak šíří atmosférou ve vlnovodu vytvořeném mezi Zemí a ionosférou, který je znázorněn na obrázku 1.1. Díky tomuto jevu se signály z blesků mohou šířit na velké vzdálenosti. Protože tyto signály představují krátké výboje energie, při příjmu a zobrazení na spektrogramu se jeví jako svislé čáry. Tyto signály se nazývají sferika (z angl. sferics)[1].



Obrázek 1.1: Šíření skrze vlnovod země - ionosféra

V některých případech může energie uniknout z ionosféry a cestovat podél magnetické siločáry na druhou polokouli, kde se po přijetí při zobrazení na spektrogramu projeví jako signál s klesající frekvencí v čase. Tyto signály se nazývají hvizdy (angl. whistlers) [1], protože při přehrávání přes reproduktor vydávají pískavý zvuk. Tento jev je způsoben změnou fázových a grupových rychlostí při cestě po magnetické siločáře. Další zajímavá část VLF monitorování jsou náhodné ionosferické poruchy (SID), které vznikají díky solárním erupcím. Při nich jsou ze slunce vymrštěny vysokoenergetické částice - radiace - které jsou absorbovány atmosférou. Ta je excitována a stává se hustší. Náhodné ionosferické poruchy zlepšují šíření elektromagnetických vln na zemi, jelikož se od této vrstvy excitovaných částic odráží. Monitorovat ionosféru, a vlastně i sluneční erupce, tak lze pomocí sledování intenzity statických signálů, jako jsou například armádní vysílače ve VLF pásmu.

1.2 Příjem VLF signálů

Existují dva základní druhy VLF přijímačů - E-Field přijímač a B-Field přijímač. E-Field přijímače jsou citlivější na změnu v elektrickém poli v okolí antény, zatímco B-Field přijímače jsou citlivější na změnu v magnetickém poli v okolí antény. Myšlenkou je anténa připojená k zesilovači s vysokým ziskem, následovaná filtry. Signál je poté přenesen do PC, kde je dále zpracován.

Pro poslech v pásmu VLF je vhodné vyhnout se obydleným oblastem kvůli nevyhnutelnému rušení výpočetní technikou a síťovou frekvencí, jejichž intenzita je často vyšší než užitečných signálů. Z toho důvodu jsou nejvhodnější místa pro příjem například rozsáhlá pole, daleko od vedení vysokého napětí, nebo různých vysílačů. V některých případech není možné příjem realizovat v tomto prostředí a tak je řešením pouze analogová a digitální filtrace.



Obrázek 1.2: Testování druhé verze přijímače GOLF

1.3 spektrogram

Spektrogram (Obr. 1.3) zobrazuje rozložení signálu na jednotlivé frekvenční složky v čase. Pro VLF přijímače se používá spektrogram s časovou doménou - osa X je tedy čas a osa Y je frekvence. Amplituda je znázorněna tepelnou mapou - intenzita signálu mění jas nebo barvu buňky.

na VLF spektrogramu na obrázku 1.3 lze vidět velké množství vertikálních čar. Čáry. které začínají od spodní části spektrogramu jsou často elektromagnetické imulzy vypínačů světel apod. Čáry s vyšší intenzitou na vyšších frekvvencích pocházejí pak z bleskových výbojů.

Horizontální čáry na nyšších frekvencích jsou námořní navigační vysílače pro ponorky. V případě lokace instalace přijímače GOLF se ve spektru nacházejí i linie na nižších frekvencích (cca od 1 do 5 kHz), které jsou způsobeny rušením, poházejícím z VFD řadičů vlakových lokomotiv.



Obrázek 1.3: Spektrogram

2 Form-factor

2.1 Vzdálený B-Field přijímač

Prvním prototypem byl přijímač B-Field umístěný na stožáru. Byl připojen k rámové anténě se 100 závity 0,25 mm smaltovaného drátu. Výstup z přijímače byl vysílán FM vysílačem na frekvenci 864 MHz. Tím bylo zajištěno, že do vstupních obvodů přijímače nevnikalo rušení produkované počítačem. Přijímač 864 MHz byl poté instalován na půdě autorova domu a připojen k počítači s nízkým příkonem, který zpracovával a ukládal přijímaný signál.



Obrázek 2.1: Vstupní obvody B-Field přijímače

Vstupní obvod VLF přijímače zobrazený na obrázku 2.1 se skládal z přístrojového diferenciálního zesilovače Linear Technology LT1007 [2], který byl připojen k rámové anténě. Byl vybrán kvůli minimálnímu napětovému zisku 3 miliony, vysokému slew rate 11 V/ s a šumu 3.8 nV/ $\sqrt{\text{Hz}}$ při 1 kHz. Poté následoval zesilovací stupeň tvořený LM386 [3] přes RC filtr s dolní propustí. Výstup přijímače měl přímé připojení k modulu FM vysílače 864 MHz.

2.2 Problémy s B-Field přijímačem

Ihned po instalaci se objevily dva zásadní problémy. Za prvé, místo instalace se nachází v těsné blízkosti elektrického vedení železniční trati. Přestože trolejové vedení přenáší stejnosměrné napětí 3 kV [4], vlaky používají frekvenční měniče (VFD) a jejich frekvence je jako vedlejší účinek vyzařována elektrickým vedením (Obr. 2.2). To je vážný problém, protože vlaky byly slyšet až do vzdálenosti 20 kilometrů, a protože frekvence kolísá, není snadné pro eliminaci použít hardwarový filtr.

Druhým problémem byl FM vysílač, který zřejmě přidával do signálu mnoho šumu. To se potvrdilo pomocí spektrálního analyzátoru, který ukázal zašuměný signál, i když byl VLF přijímač odpojen. Odstranění tohoto problému vyžadovalo zcela změnit přístup.



Obrázek 2.2: Spektrum přijímače s rozjezdem vlaku

2.3 E-Field přijímač

Nový přijímač měl odstranit problémy, které měl předchozí přijímač. Všechny díly, včetně akvizičního počítače, by měly být umístěny v místě přijímače. Tím by se eliminoval šum z dodatečné UHF FM retranslace a celkově by se zjednodušila složitost. Přijímač by také přijímal v elektrickém poli, nikoli v poli magnetickém. To znamená, že v případě použití antény snímající elektrické by došlo k menšímu rušení od nadzemního železničního vedení.

Nevýhodou tohoto přístupu je však to, že je zde signál "ponořen"do rušení 50 Hz z elektrické sítě. Tento problém lze překonat kombinací ostré pásmové zádrže a softwarového filtrování.

Přijímač má také možnost odeslání přijatého signálu do akvizičního PC protokolem S/PDIF přes optický kabel TOSLINK. Důvodem je galvanická izolace PC od přijímače. Zamezí se tak, jak rušení přijímače VLF emisemi počítače, tak indukce 50 Hz do přijímače zemní smyčkou.



Obrázek 2.3: Blokové schéma přijímače

3 Vstupní obvod přijímače

3.1 Anténa

Použita je rámová anténa s rozměry kostry x metrů na výšku a x metrů na šířku. Na kostru je namotáno přibližně 150 metrů lakovaného měděného drátu. K přijímači je připojen pouze jeden konec drátu a druhý je plovoucí. Finální konstrukcí je kompaktní E-Field anténa, která díky relativně malé stopě indukuje rušení se značně menší amplitudou než například čistě vertikální anténa.

3.2 První stupeň přijímače

Funkce první stupně (obr. 3.1) přijímače je zejména impedanční přizpůsobení. Postaven je na tranzistoru J112 s přechodovým polem [5]. Byl vybrán pro vysoký I_{DSS} (5 mA min.).



Obrázek 3.1: První stupeň přijímače

 V_{in} je signál přímo z E-Field sondy, V_{out} je signál na výstupu předzesilovače. C1 je vazební kondenzátor. R1 nastavuje vstupní impedanci a jeho hodnota byla určena tak, aby co nejméně zatěžovala anténu. Předzesilovač je napájen ze stabilního 9V regulátoru, který je popsán v sekci 6.1. Vzhledem k tomu, že proud I_S je přibližně stálý, lze v předzesilovači použít automatické předpětí. To je tvořeno odporem R3, je přemostěn kondenzátorem C2 kvůli stabilitě. Jelikož je

 V_G sveden na GND odporem R1, lze uvažovat $V_G = 0$ V a $I_S = I_D$. Pro J-FET typu N platí:

$$V_{GS} = V_G - V_S = 0V - I_D R_S$$

$$V_{GS} = -I_D R_S$$

Obrázek 3.2 ukazuje simulovaný zisk prvního stupně, měřený na V_{out} v závislosti na V_{in} s ve frekvenčním rozsahu od 1 Hz do 50 kHz. Lze si všimnout, že zisk stoupá ke konci pásma. Ostatní části ovšem fungují jako dolní propust a tak se tento problém nemusí řešit.



Obrázek 3.2: Zisk prvního stupně přijímače

3.3 Ochrana vstupního obvodu

Tranzistory J-FET jsou velmi citlivé na statický výboj [6]. Jelikož má vstupní obvod vysokou impedanci a je připojen na vysokoziskovou anténu, je tu značný risk poškození přijímače elektrostatickým výbojem a proto vyžaduje ochranu. Přijímač GOLF využívá neonové výbojky - doutnavky - připojené mezi anténní vstup a zem (obr. 3.3). Při překročení průrazného napětí (s použitou doutnavkou cca 95V [7]) začne doutnavka vodit a svede vysoké napětí do země.



Obrázek 3.3: Doutnavka jako ESD ochrana přijímače

3.4 Druhý stupeň přijímače

Druhý stupeň přijímače (obr. 3.4) se skládá z operačního zesilovače OP27G [8], zapojený jako invertující. Jeho účelem je zvýšení zisku přijímače za dosažení co nejnižšího přimíchání šumu do užitečného signálu. Z toho důvodu byl vybrán právě zesilovač OP27G, neboť jeho nízkošumové vlastnosti (3 nV//Hz) splňují tyto náročné požadavky. Schéma zapojení druhého stupně přijímače je znázorněné na obrázku 3.4.



Obrázek 3.4: Druhý stupeň přijímače

Signál V_{in} je přiváděn z prvního stupně. Všimněte si chybějícího vazebního kondenzátoru. Důvodem je jeho přítomnost na předchozím stupni. Zesilovač je napájen jedním zdrojem, proto je neinvertující vstup připojen na balancovaný odporový dělič R2 a R3. Tímto se, díky záporné zpětné vazbě, vytvoří virtuální nula na invertujícím vstupu, která je vyzvdihnuta o 4.5 V nad zem. Hodnoty R2 a R3 byly určeny tak, aby byla snížena impedance výstupu pro uspokojivé napájení filtru. Zisk je určen odpory R1 a R4 podle

$$A_v[dB] = 20 \cdot \log(|-\frac{R4}{R1}|) = 20 \cdot \log(|-\frac{5k1+100}{120}|) = 32.7dB$$

Účel R1 je zvýšení stability zesilovače a zabránění oscilací při nižších amplitudách vstupního signálu. Hodnota byla zvolena experimentálně.

Obrázek 3.5 zobrazuje zisk druhého stupně v závislosti na frekvenci.



Obrázek 3.5: Zisk druhého stupně přijímače

3.5 Filtrace

Jak již bylo zmíněno v předchozí kapitole, VLF pásmo je plné rušení způsobeného člověkem, at už jde o elektrické vedení, vlaky nebo počítače. Největší vliv na výkon přijímače však má elektrická síť. Elektrická síť o frekvenci 50 Hz spadá do pásma ELF, ale její harmonické se, vzhledem k citlivosti přijímače, stále výrazně projevují i v pásmu VLF. K eliminaci nosné frekvence 50 Hz a následnému snížení harmonických můžeme využít dvojitý T článek (obr. 3.6).

Tyto filtry, v porovnání s dolními nebo horními propustmi, potlačují pouze malou šířku pásma kolem svého středního kmitočtu, který je definován vztahem

$$f_0 = \frac{1}{2\pi RC}$$

kde

$$R1 = R2 = R$$
$$R3 = R/2$$
$$C1 = C2 = C$$

$$C3 = 2 \cdot C$$

Pro síťovou frekvenci tedy platí hodnoty ve schématu (obr. 3.6).



Obrázek 3.6: Schéma dvojitého T článku pro 50 Hz

Bylo zjištěno, že filtr je v přijímači nepostradatelný. Tuto skutečnost potvrzuje křivka odezvy na obrázku 3.7, která ukazuje pokles amplitudy při Vout o 36 dB ve srovnání s Vin.



Obrázek 3.7: Odezva dvojitého T článku

3.6 Třetí stupeň přijímače

Třetí stupeň dodává přijímači dodatečné zesílení a umožňuje vzdáleně nastavit zisk. Obvod (Obr. 3.8) se skládá ze zesilovače OP27G [8]. Zapojení je velice podobné zapojení druhého stupně. Zesílení je zde určeno rezistory R1 a R4. R1 je nastavitelný odpor, o kterém se dále pojednává

v sekci 5.3. C4 tvoří je součástí zpětné vazby a vzniká tak dolní propust. R2 a R3 tvoří dělič vytvářející virtuální nulu na neinvertujícím vstupu při napětí 4.5 V, kondenzátor C3 pak zajišťuje filtraci tohoto napětí. R5 opět zajišťuje stabilitu operačního zesilovače a zabraňuje tak nechtěným oscilacím. R6 a C6 tvoří finální dolní propust před převodem na digitální signál.



Obrázek 3.8: Třetí stupeň přijímače

R1 je nastavitelný od 100 Ω do 150.62 k
 $\Omega.$ Z toho plyne, že se zisk pohybuje mezi

$$A_{Vmax}[dB] = 20 \cdot \log(|-\frac{R4}{R1}|) = 20 \cdot \log(|-\frac{100k+100}{100}|) = 60dB$$

 \mathbf{a}

$$A_{Vmin}[dB] = 20 \cdot \log(|-\frac{R4}{R1}|) = 20 \cdot \log(|-\frac{100k+100}{150.62k}|) = -3.54dB$$

Přenos zesilovače při vybraných hodnotách je zobrazen na obrázku 3.9.



Obrázek 3.9: Zisk třetího stupeň přijímače

3.7 Sluchátkový výstup

Sluchátkový výstup využívá stejného návrhu zesilovače, jako třetí stupeň (Sekce 3.6). Zdroj signálu je mezi 50 Hz filtrem a třetím stupněm přijímače. Úprava hlasitosti je realizována pomocí potenciometru RV3, který zároveň obsahuje spínač napájení celého přijímače. Zisk sluchátkového zesilovače je

$$A_V[dB] = 20 \cdot \log(|-\frac{R4}{R1}|) = 20 \cdot \log(|-\frac{100k+100}{1200}|) = 38.42dB$$

Obrázek 3.10 zobrazuje schéma sluchátkového zesilovače.



Obrázek 3.10: Schéma sluchátkového zesilovače

3.8 Kompletní analogová část přijímače

Analogová část přijímače se skládá ze všech již popsaných částí. Přenos (Obr. 3.11) se je optimalizován pro ideální příjem ve frekvenčním rozsahu od 10 Hz do 48 kHz. Na poklesu 50 Hz lze vidět, že se zvýšením zisku přijímače stoupá i amplituda signálu tlumeného dvojitým T článkem. Tento problém by se dal teoreticky vyřešit zařazením dvojitého T článku až třetí (finální) stupeň přijímače. V praxi se však prokázalo, že tento konkrétní filtr již není s vyšší amplitudou signálu tak účinný a vytvoří nežádaný útlum na vyšších frekvencích.



Obrázek 3.11: Kompletní přenos přijímače

4 Analogově-digitální převodník

4.1 Analogově-digitální převod

Analogově-digitální převodník je zařízení, které převádí kontinuální signál, například napětí, na digitální hodnotu reprezentující amplitudu. Naprostá většina ADC využívá periodického vzorkování, kdy jsou vzorky odebírány s jednotným rozestupem, jež je určen vzorkovací frekvencí.

Digitální část přijímače se skládá z AD převodníku a S/PDIF vysílače, které jsou spolu propojeny protokolem I²S. S/PDIF vysílač je připojen na TOSLINK optický konektor, kterým je přijímač připojen k počítači.

4.2 Analogově-digitální převodník

Volba ADC závisela na mnoha parametrech, kterými jsou vzorkovací frekvence, bitová hloubka, vstupní napětí, výstupní protokol a dynamický rozsah. Finální výrobek užívá PCM3010 [9]. PCM3010 je ADC a DAC integrovaný obvod od firmy Texas Instruments. Využit je pouze stereo Delta-Sigma ADC, který disponuje vzorkovací frekvencí až 96 kHz s 24 bitovou hloubkou. Maximální vstupní napětí je 3 V_{p-p}, k čemuž můžeme přizpůsobit zisk třetího stupeň přijímače pro využití celého rozsahu ADC. Výstup z ADC je realizován protokolem I²S. Poslední z uvažovaných faktorů je dynamický rozsah, který je u tohoto ADC 102 dB, což je pro citlivost přijímače uspokojivá hodnota.

4.3 l²S

Inter-IC Sound (I^2S) je sériový komunikační protokol vyvíjený společností Philips Semiconductor, nyní NXP Semiconductors [10]. Účel I^2S je propojení dvou nebo více digitálních zvukových zařízení jednou sériovou sběrnicí.

Sběrnice se skládá alespoň ze tří signálů:

-Bit clock (BCLK) - Signál, použitý pro časování sériových dat na sběrnici. Signál BCLK je roven 2 $f_{\rm S}$

-Word clock (LRCLK) - Vzhledem k tomu, že I²S přenáší stereo signál, je tento signál použit pro určení, pro jaký audio kanál jsou právě přenášena data. Signál střídá mezi logickou 1 a 0 každých n hodinových pulzů, kde n = bitová hloubka. Logická 0 značí levý kanál a logická 1 značí pravý kanál.

-Serial data (SDATA) je signál, po kterém se přenášejí sériová zvuková data.

PCM3010 navíc využívá signál Master clock, který není popsaný standardem I²S. Tento signál je použit určuje vzorkovací frekvence ADC a DAC. Frekvence Master clock je určena tabulkou 4.1, která je výtažkem tabulky 1 datasheetu PCM3010[9].

SAMPLING RATE	SYSTEM CLOCK FREQUENCY-MHz					
FREQUENCY(fs)-LRCK	128 fs	192 fs	256 fs	384 fs	512 fs	$768 \mathrm{~fs}$
32 kHz	-	-	8.192	12.288	16.384	24.576
44.1 kHz	-	-	11.2896	16.9344	22.5792	33.8688
48 kHz	-	-	12.288	18.432	23.576	36.864
96 kHz	-	-	24.576	36.864	49.152	-
192 kHz	24.576	36.864	-	-	-	-

Tabulka 4.1: Typické hodiny Master clock

Vzhledem k tomu, že ADC integrovaného obvodu PCM3010 umožňuje maximální vzorkovací frekvenci $f_S = 96 \ kHz$, je celá digitální část přijímače přizpůsobená právě této frekvenci. Pro dosažení byla zvolena Master clock frekvence $f = 24.576 \ MHz$. ADC je schopen detekovat, jaké dělení MCLK má být použito na základě poměru MCLK a BCLK.

Pro nastavení výstupního formátu na I²S je třeba připojit piny FMT0 a FMT1 na V_{CC} .



Obrázek 4.1: I²S Přenos

Obrázek 4.1 zobrazuje I²S datový přenos zachycený osciloskopem na sběrnici mezi ADC a S/PDIF vysílačem. Celý rámec obsahuje 64 pulzů BCLK. Celý rámec je rozdělen signálem LRCLK na dva podrámce - pro levý a pravý kanál. Z každého podrámce je využito pouze 24 bitů pro přenos digitálního audio signálu. První bit je a posledních 11 bitů jsou tristate (mezistav) bity.

4.4 S/PDIF Vysílač

Přijímač přenáší přijatý signál za pomoci protokolu TOSLINK, který využívá signálu S/PDIF (Sony / Phillips Digital Interface), přenášený optickým vláknem. K vygenerování S/PDIF signálu je využit digitální vysílač Texas Instruments DIT4192[11]. Ten podporuje konverzi digitálního audio přenosu z formátu PCM na AES3 s vzorkovací frekvencí až 192 kHz a bitovou hloubkou 24 bitů.

CONTROL BITS OR INPUT PINS		
CLK1	CLK0	MASTER CLOCK (MCLK) SELECTION
0	0	128 • f _S
0	1	256 • f _S
1	0	384 • f _S
1	1	512 • f _S

Tabulka 4.2: Konfigurace pro časté vzorkovací frekvence - Table II v datasheetu DIT4192[11]

DIT4192 Je připojen k ADC pomocí protokolu I²S, na kterém funguje jako Master, tudíž generuje signály BCLK a LRCLK. Pro nastavení zařízení jako I²S Master, je nutné připojit pin 14 - M/\overline{S} na V_{CC}. Aby bylo možné použít protokol I²S, je nutné připojit pin 9 - FMT0 na V_{CC} a pin 10 - FMT1 na GND. Tabulka 4.2 pojednává o konfiguraci pinů CLK0 a CLK1 pro různé způsoby dělení frekvence MCLK. V tomto případě je pin CLK0 připojen na V_{CC} a pin CLK1 je připojen na GND. Tímto je nastaveno dělení z frekvence MCLK = 24.576 MHz 256 x, tudíž $f_S = 96 \text{ kHz}$.

4.5 S/PDIF - TOSLINK

Toslink (Toshiba Link) byl vyvinut firmou Toshiba pro přenos digitálního audio signálu mezi dvěma zařízeními pomocí optického vlákna. TOSLINK využívá pro propojení konektor JIS F05 a má sloužit jako optický komplement ke standardu S/PDIF. Softwarová vrstva protokolu TO-SLINK je založena na S/PDIF, pomocí které jsou přenášena dvoukanálová audio data ve formátu PCM kódovaného do AES3[12].



Obrázek 4.2: AES3 kódování - Fig. 2 ze specifikace AES3[12]

Obrázek 4.2 zobrazuje formát rámce AES3, který je přenášen signálem S/PDIF protokolem TOSLINK z přijímače. Synchronizační preambulí Z začíná snímek 0, který obsahuje zpravidla 2 podsnímky - každý pro jeden audio kanál. Preambule X tedy značí podsnímek 1, Y podsnímek 2 a Z podsnímek 1 + začátek nového bloku.



Obrázek 4.3: S/PDIF signál

 Obrázek 4.3 zobrazuje osciloskopem zachycený průběh na pinu 18 - TX
+ integrovaného obvodu DIT4192. Na obrázku 4.4 je pak schéma ADC obvodu.



Obrázek 4.4: Schéma ADC obvodu

4.6 Příjem TOSLINK signálu

TOSLINK signál je na místě akvizičního PC přijat za pomoci generického TOSLINK DA převodníku. Toto řešení však není ideální z důvodu, že je u akvizičního PC signál převeden na analogový a v PC znovu zpět na digitální signál. Přechod na AD a DA přechod u akvizičního PC je proto zbytečný a byl nahrazen zvukovou kartou obsahující digitální TOSLINK vstup. U těchto zvukových karet však nastává problém s ohledem na podporované formáty. Je proto nutné použít zvukovou kartu podporující AES3 TOSLINK protokol a zároveň převod na PCM formát. Jako vhodný TOSLINK přijímač tak byla vybrána USB zvuková karta ESI U24 XL, která obsahuje jak TOSLINK a koaxiální S/PDIF vstupy, tak výstupy.

5 Vzdálené nastavení zisku

Při testování prvních verzí přijímače GOLF vyšlo najevo, že ruční nastavení zisku není ideálním řešením. Důvod je ten, že pokud byl zisk nastavený na moc nízkou hodnotu, AD převodník přijímače nebude plně využit a bude nutné signál zesílit digitálně, což do užitečného signálu zanáší šum. Pokud by byl signál na vstupu ADC moc silný, analogově-digitální převodník by byl přebuzen a došlo by ke clipování signálu, což se by po zobrazení spektrální analýzou jevilo jako falešná sferika. Rizikem také je poškození ADC vysokým napětím na vstupu. Z toho důvodu má finální verze přijímače integrováno dvojité vzdálené nastavení zisku, které umožňuje nastavení zisku počítačem i přes internet a značně tak usnadňuje práci například v případě přicházející bouřky.

5.1 Použitá architektura

Obr 5.1 zobrazuje blokové schéma přijímače, kde červený blok vyznačuje část vzdáleného nastavení zisku (VNZ). Pro zachování galvanické izolace od akvizičního počítače je vzdálené nastavení zisku realizováno optickým přenosem využívající konektor JIS F05. Z toho důvodu lze využít identický druh kabelu i konektoru jak pro audio přenos, tak pro digitální nastavení zisku. Hardwarovou část u akvizičního PC tvoří vývojová deska NODEMCU osazena mikro-kontrolérem Esspressif ESP8266. Na desku je nasazen shield obsahující pouze konektor Toshiba TOTX173A[13] a 8.2 k Ω rezistor (Obr. 5.2). K PC je připojen pomocí USB kabelu a ovládání je provedeno skrze sériový terminál.



Obrázek 5.1: Blokové schéma přijímače s vyznačeným nastavením zisku



Obrázek 5.2: Schéma USB interface pro VNZ

Kód pro ESP8266 je napsán v jazyce C v programovacím prostředí Arduino IDE. Zdrojový kód se skládá z interface pro sériový terminál a funkce pro odeslání dat. Pro upravení hodnoty se zadá do terminálu označení kanálu, následované hodnotou zisku pro daný kanál v šestnáctkové soustavě. Například, pro nastavení levého kanálu na hodnotu 10 (10d = 0xAh) se napíše do terminálu jako "LA". Dále obsahuje užitečná nastavení jako opakování vysílání, nebo vypnutí EOF.

Následující část kódu zařizuje vysílání nastavení zisku do přijímače. Funkce *opticalWrite* má jako parametr 8-bitovou proměnnou *data*, kde bity B0 - B3 obsahují informace o pravém kanále a bity B4 - B7 obsahují informace o levém kanále. For cyklus následně otestuje každý bit v proměnné *data*. Pokud je bit v 0, bude výstupní signál v logické 1 pouze 5 ms. Pokud je ale bit v 1, výstupní signál bude v 1 5 + 14 ms. Pokud je příznak *eofEnable = 1*, je na výstupu navíc po dobu 100 ms logická 1 pro označení konce rámce. Tento průběh lze vidět na obrázku 5.3.

```
void opticalWrite(uint8_t data)
 1
2
   {
     for (uint8_t i = 7; i \ge 0; i - )
3
 4
     {
        digitalWrite(TX_PIN, HIGH);
5
        delay (LOW_BIT_DELAY);
6
        if ((data >> i) & 1UL) delay (HIGH_BIT_DELAY - LOW_BIT_DELAY); digital Write (TX_PIN, LOW);
7
8
        delay (LOW_BIT_DELAY);
9
     }
     i f
         (eofEnable)
11
12
     {
        digitalWrite(TX_PIN, HIGH);
13
        delay (EOF_BIT_DELAY);
14
        digitalWrite(TX_PIN, LOW);
16
     Serial.print("0x");
Serial.print(txBuf, HEX);
17
18
     Serial.println(" SENT");
19
20 }
```



Obrázek 5.3: Průběh výstupu VNZ

Část přijímače musí být schopna signál VNZ dekódovat bez mikrokontroléru, jelikož zařízení s hodinovým signálem by vytvořilo nežádané rušení na přijímači. Protokol VNZ posílá data pro naplnění shift registeru 74HC565[14] přes jeden vodič, zatímco posuvný registr SIPO (Serial In, Parallel Out) vyžaduje připojení tří vodičů - SHCP (CLK), DS (DATA) a STCP (LATCH). Obrázek 5.4 zobrazuje funkci signálů na shift registeru. V tomto případě jsou důležité vstupy SHCP, DS a STCP. Pro zapsání 1 do shift registeru musí být signál DATA v 1 před náběžnou hranou signálu CLK. Pokud je signál LATCH v 1, výstupy Q0 - Q7 odpovídají stavům pinů posuvného registru.



Obrázek 5.4: Průběh výstupu VNZ

5.2 Zapojení VNZ na přijímači

Obrázek 5.5 zobrazuje schéma sériového dekoderu VNZ implementovaného v přijímači. Signál VNZ přichází z TORX1 do dvojitého schmitt invertoru U8A. Výstup je veden do bází čtyř mosfetů - dva N-Channel a dva P-Channel. Tranzistory Q5 a Q6 zajišťují časované nabíjení a vybíjení kondenzátoru C77 skrze odpory R94 a R95. Napětí na kondenzátoru je porovnáváno dvojitým komparátorem U9A s referenčním trigger napětím na RV1. To je nastavitelné kvůli nepřesnostech v hodnotách součástek a zajišťuje tak překlopení výstupu ve správný čas. Odpor R102 slouží jako pull-up pro U9A. Výstup U9A je DATA signál pro posuvný registr.

Tranzistory Q7 a Q8 zasišťují nabíjení a rychlé vybíjení kondenzátoru C78 skrze odpor R96. Napětí na kondenzátoru C78 je také porovnáváno s referenčním napětím na RV1, v tomto případě ale komparátorem U9B. Výstup je veden do zkracovače pulzů. Ten je tvořený invertorem, AND bránou, Schmitt bufferem, odporem a kondenzátorem. Ve chvíli, kdy signál na výstupu U9B vstoupí na logickou 1, je tento signál také dostupný na jednom ze vstupů AND brány. Signál je ale také invertován v U8B a přiveden na RC článek. C79 je díky tomu již nabit a na výstupu U10 je 1. Kondenzátor se ale nyní začne vybíjet skrze R99 a proto se výstup U10 rychle změní zpět na 0. Tento krátký pulz ale stačí pro zapsání výstupů na výstupní registr Q0 - Q7 posuvného registru U5.



Obrázek 5.5: VNZ zapojení na přijímači

Obrázek 5.6 zobrazuje průběh signálů VNZ na přijímači. Je zřejmé, že signál hodin přichází až po sériových datech. Obrázek 5.7 ale ukazuje, že hodinový signál přejde na 1 ještě předtím, než spadne signál sériových dat.



Obrázek 5.6: VNZ průběh



Obrázek 5.7: VNZ detail

5.3 Digitální rezistory

Rezistor R1 ve schématu Obr. 3.8 v sekci 3.6 je digitálně nastavitelný rezistor. Každý z obou přijímačů má vlastní digitální rezistor se čtyřbitovým vstupem. Schéma třetího stupně i s nastavitelným odporem je na obrázku 5.8



Obrázek 5.8: Schéma zapojení digitálního rezistoru (přijímač A)

Digitální rezistor je založen na čtyřbitovém analogovém multiplexoru 74HC4067[15]. Ten se chová jako analogový přepínač, jenž přepíná mezi pinem Common I/O - 1 a 16-ti I/O piny I0 - I15. Na tyto piny je připojena síť rezistorů, jejichž hodnota se postupně zvyšuje. Tím lze dosáhnout

odporu od 100 Ω do 150.62 k Ω . Tento odpor je zařazen mezi dvojitý T článek 3.5 a invertující vstup zesilovače třetího stupně 3.6. Od obou částí je oddělen vazebními kondenzátory C41 a C56. Při simulacích i měření finálního výrobku nebylo zjištěno, že by kondenzátory zásadně ovlivnily signál jimi procházející.

6 Napájení

Napájení je důležitou součástí přijímače, jelikož přímo ovlivňuje jeho přijímací schopnosti. Důležitá je stabilita všech napájecích napětí a zároveň nízká úroveň rušení vycházející ze zařízení. Z toho důvodu jsou všechny regulační prvky na zařízení lineární. Tím se zajistí téměř čisté napájecí napětí za všech podmínek. Další nutností je možnost napájemní ze solárního panelu a baterie. Důvodem je eliminace rušení pocházejícího ze sítě - různé rušivé prvky jako jsou spínané zdroje, elektronické předřadníky zářivek, nebo sítová frekvence samotná. Díky napájení z baterie a solárního panelu může být zařízení napájeno zcela nezávisle a může být tak instalováno na nepřístupných místech. Výhodou napájení z baterie je také v případě výpadku elektrické sítě, kdy zcela zmizí sítové rušení a nastanou tak ideální podmínky pro sledování dějů v ionosféře, které by jinak byly ztraceny v šumu.

6.1 Napájení analogové části

Napájení analogové části přijímače je realizováno integrovaným regulátorem se statickým pozitivním výstupem L7809[16]. Tento regulátor disponuje výstupním napětím 9 V a maximálním proudem až 1.5 A. V prvních verzích desky byl instalován v pouzdře SOT-223[17], avšak při napájecím napětí, které může se solárním panelem dosáhnout až 18 V, se regulátor nadměrně zahříval a tak byl ve finálním provedení nahrazen pouzdrem DPAK (TO-252)[18]. Obrázek 6.1.



Obrázek 6.1: Schéma zapojení 9 V regulátoru

6.2 Napájení digitální části

Digitální část vyžaduje dvě napájecí napětí - 5 V a 3.3 V. 5 V regulace je realizována integrovaným regulátorem LD1086DT50TR[19] s fixním výstupním napětím v pouzdře DPAK[18]. Před regulátorem je také osazen transil (Transient-voltage-supression diode) SMA4F28AY[20], který zařízení ochrání v případě přepětí na vstupních svorkách. 3.3 V regulátor je napájen 5 V regulátorem z důvodu zvýšení efektivity. Použitý regulátor - LD39050PU33TR[21] - je 3.3V regulátor s fixním výstupním napětím a maximálním výstupním proudem 500 mA a velmi nízkým klidovým proudem. Maximální vstupní napětí regulátoru je 5.5 V, což je druhý důvod, proč je napájen právě 5 V. Výhodou je ale nízký šum, jelikož je z regulátoru napájen AD převodník. Integrovaný obvod má navíc dva piny - EN a PG. Pin EN je nutný pro spuštění činnosti regulátoru a je tak připojen k napájení. Pin PG (Power Good) je výstupní logický signál, který slouží k signalizování správné funkce regulátoru. V obvodu však není použit, jelikož jeho maximální výstupní proud je 6 mA. Signální LED dioda je proto připojena přímo na výstup regulátoru. Obrázek 6.2 obsahuje schéma zapojení obou regulátorů.



Obrázek 6.2: Schéma zapojení 5 V a 3.3 V regulátoru

Obrázek 6.3 zobrazuje charakter zvlnění obou napětí. Lze si všimnout periodicky opakujícíhose zvlnění na 3.3 V regulátoru, jehož frekvence odpovídá vzorkovací frekvenci $f_s = 96 \ kHz$. To je pravděpodobně způsobeno zvýšením odběru proudu ADC. Amplituda tohoto zvlnění je přibližně 1.5 mVpp a tudíž lze tento nedostatek zanedbat.



Obrázek 6.3: Charakter zvlnění 5 V a 3.3 V regulátoru

6.3 Nabíječka Pb baterií

Nabíječka olověných (Pb) baterií by měla zvládnout nabít baterii s maximálním napájecím napětí až 18 V. Toto napětí může pocházet ze solárního panelu, nebo ze síťového transformátoru s usměrňovačem. Nominální napětí baterie je 13.8 V, v přijímači je ale nabíjena lehce nižším napětím aby vydržela v provozu déle. Baterie je jištěna tavnou pojistkou nacházející-se v baterii.

Obvod nabíječky (Obr. 6.4) je založen na nastavitelném regulátoru LM317[22], jehož napěťový rozsah je od 1.2 V do 37 V. Regulátor je instalován v pouzdře D²PAK a funguje jako regulátor, který je nastavený na pracovní napětí baterie - 13.2 V, které je měřeno až za diodou D7. Ve schématu je obsaženo několik diod - D4 a D5 jsou ochranné diody regulátoru, D3 je dioda proti přepólování a D7 je dioda pro ochránění nabíječky v případě odpojení napájecího napětí, nebo, u solárního panelu, v noci, kdy je napětí solárního panelu značně menší, než napětí baterie.



Obrázek 6.4: Schéma zapojení 5 V a 3.3 V regulátoru

7 Návrh a konstrukce

Všechny návrhy přijímače byly navrženy v programu KiCAD[23] - freeware nástroji pro návrh schémat a plošných spojů.

7.1 GOLF V1.0

GOLF V1.0 byla první verze přijímače, která byla postavena na tištěném plošném spoji. Obsahovala pouze jeden přijímač, který se skládal z N-Channel mosfetu, bipolárního předzesilovače a operačního zesilovače LM386. Návrh také obsahoval zdroj na odlomitelné desce, který obsahoval usměrňovač a LM317 regulátor. Po odlomení desky bylo možné přijímač nainstalovat do 3D vytištěné krabičky a používat jako kompaktní VLF přijímač s možností potenciálního připojení k PC. Deska totiž, podobně jako finální verze, disponovala výstupem jack i TOSLINK. Neobsahovala, ovšem, vzdálené nastavení zisku. Zisk se proto nastavoval ručně pomocí trimmeru.



Obrázek 7.1: Deska přijímače GOLF V1.0



Obrázek 7.2: Přenosný přijímač GOLF V1.0

7.2 GOLF V2.0

GOLF V2.0 s sebou měla přinést mnoho vylepšení. Nyní deska obsahovala dva přijímače nové architektury, které byly postaveny na novém operačním zesilovači. Kvůli úspoře místa přijímač přišel o sluchátkový výstup. Nyní deska ale obsahovala VNZ, které značně usnadnilo konfiguraci. Přibyla také solární nabíječka olověných baterií. Problémy ale nastaly ihned po osazení. Chyba ve schématu zapříčinila, že oba přijímače prakticky ztratily citlivost. Také se ukázalo, že použité operační zesilovače nejsou ideální pro zesílení tak slabých signálů, jaké po nich byly požadovány.



Obrázek 7.3: Deska přijímače GOLF V2.0



Obrázek 7.4: Deska přijímače GOLF V2.0 ve 3D

7.3 GOLF V3.0

GOLF 3.0 je finální verze GOLF přijímače. Rozměrově je identická, jako verze 2. Také obsahuje VNZ a dva přijímače. Přijímače se ale zásadně liší od předchozí verze. Přibyl také konektor na sluchátka, který v předchozí verzi chyběl. BNC anténní konektory byly nahrazeny šroubovými svorkami pro snažší a kompaktnější připojení antény. Operační zesilovače jsou nyní v pouzdře DIP pro rychlou výměnu za jiný, pinově kompatibilní. LM317 i LM7809 jsou nyní instalovány ve větším pouzdře, takže snesou vyšší ztrátový výkon.



Obrázek 7.5: Deska přijímače GOLF V3.0



Obrázek 7.6: Deska přijímače GOLF V3.0 ve $3\mathrm{D}$



Obrázek 7.7: Osazená deska přijímače GOLF V3.0

8 Akviziční PC

Akviziční PC je důležitá část systému. Umožňuje sbírat, uchovávat, zpracovávat a zpřístupňovat signál a data z přijímače a zároveň jej i ovládat. Nároky na výkon nejsou vysoké, a tak byl zvolen mini-PC HP TPC-1019. Důležitá je ale v tomto případě velikost úložiště, které bylo zvednuto ze 128 GB na 512 GB.

8.1 Architektura

Systém je sestaven z několika dílů. Obrázek 8.1 zobrazuje blokové schéma akvizičního počítače. Audio signál z přijímače je veden do zvukové karty přijímače. Signál je následně v reálném čase zpracován v programu Spectrum Lab[24], kde je vyfiltrován. Následně je audio signál veden do programu GOLF, kde je provedena spektrální analýza a výsledky jsou uloženy ve formátu .png do databáze. Webový server poté načítá obrázky z databáze. Na hlavní stránce je zobrazen aktuální výstup, který je periodicky aktualizován. Nachází se zde také applet s m3p přehrávačem, skrze který lze přes webový server přehrávat aktuální audio stream. Server také zpřístupňuje předchozí data ve formě archivu a rozdělením na dny. Pro nastavení VNZ je použit terminál, jelikož je zisk nastavován jen občasně. Nastavení VNZ je prováděno připojením k počítači vzdáleně přes VPN.



Obrázek 8.1: Blokové schéma přijímače

8.2 Spectrum Lab

Jak již bylo zmíněno, pro filtraci přijímaného audio signálu je použit program Spectrum Lab[24]. Tento program byl speciálně vyvinut pro příjem VLF signálů. V tomto projektu je aplikován zejména kvůli svým excelentním filtračním vlastnostem v oblasti audio spektra. Obrázek 8.2 zobrazuje vlevo hlavní okno programu Spectrum Lab a vpravo okno ovládání filtrů. Hlavní okno je dominováno spektrálním analyzátorem, ve kterém lze měnit rozsah i barevné rozhraní. Okno ovládání filtrů umožňuje nastavit typ filtru, počet bodů FFT analýzy, střední frekvenci i šířku pásma, frekvenční posun a další. Výhodou je zde také možnost "Bypass"filtru, díky které lze vyřadit filtr. GOLF přijímač používá filtr typu Bandpass s 65536 body FFT o střední frekvenci 11500 Hz a šířkou pásma 22 kHz. Spodní část spektra je určena pro pozorování "Sferických jevů" a horní část pro SID monitorování přes VLF vysílače. V záložce "options" je navíc zvolen přesný 50 Hz aktivní filtr, který filtruje sítovou frekvenci a její harmonické frekvence.



Obrázek 8.2: Hlavní a filtrační okno programu Spectrum Lab

8.3 Program GOLF

Program GOLF vytváří FFT snímky z audio proudu a ukládá je do databáze. Snímek je uložen po každém dokončení vykreslení okna FFT a speciální "LONG"snímek je uložen po uběhnutí předem definovaného času. "LONG"snímky jsou určeny pro delší děje.

Program GOLF je napsán v jazyce Python 3.7. Hlavní knihovny, kterých využívá, jsou PyAudio[25] pro zpracování audio signálu, NumPy[26] pro výpočet FFT, Threading[27] pro multitasking a Pillow[28] pro práci se snímky. Kód je rozdělen na tři hlavní vlákna: *mainLoop*, *genInput* a *imageGenLoop*. Kód byl původně psaný pro funkci na Raspberry Pi. Na něm měl navíc mít možnost zobrazení spektrální FFT analýzy v reálném čase. Výkon tohoto miniaturního počítače ale nebyl dostačující a tak byl nahrazen výkonnějším počítačem.

Vlákno *mainLoop* se zaměřuje na zpracování signálu a FFT analýzu. Periodicky vzorkuje a ukládá vzorky do bufferu. Doba vzorkování, a tedy i délka vzorkovacího zásobníku je určena proměnnou *CHUNK*. Řádek

1 dataFFT = np.abs(np.fft.rfft(dataInt))*2/(330*CHUNK)

vypočítá FFT analýzu a normalizuje ji. Dále probíhá mapování vypočítaných hodnot na mapu intenzity, škálování dle nastavené škálovací konstanty amplitudy, případně funkce AGC a nakonec zakreslování do spektrálního pole. Po přetečení spektrálního pole je snímek v paralelním vláknu *imageGenLoop* uložen do databáze a zapsán do archivu webového serveru.

Vlákno *imageGenLoop* ukládá a zapisuje snímky do databáze a webového serveru. V klidovém režimu sleduje příznaky *frameDone* a zároveň sleduje čas zápisu spektrálního pole "LONG" snímku. Pokud je aktivní příznak *frameDone* nebo přetekl čas "LONG" snímku, je tento snímek uložen do databáze a webová stránka je v kódu HTML upravena pro tento snímek.

Vlákno *getInput* sleduje uživatelské zásahy z klávesnice a v případě přijetí příkazu danou akci vykoná. Jedná se o velice primitivní druh parseru.

8.4 Webové rozhraní

Webové rozhraní přijímače GOLF umožňuje vzdálené monitorování přijímače skrze internet. Webová stránka se skládá ze souboru *index.html* a souborů archivu. Každý den je vytvořena nová stránka archivu, na kterou se lze dostat skrze strom archivu. Obrázek 8.3 ukazuje hlavní webovou stránku. Přijímač také umožňuje přímý poslech z přijímače audio proudem s kodekem OGG Vorbis.

Ground Observatory of Low Frequencies

OK1LAD GOLF VLF RECEIVER

Ground Observatory of Low Frequencies (GOLF) is a Very Low Frequency (VLF) receiver. It is located east of Prague, Czechia and is operated by Ladislav, OK1LAD. <u>Spectrum Lab</u> is used for filtering and a custom software running in python is used to generate the spectrogram, using Spectrum Lab audio output as an input. The script generates the live image seen below, as well as archives all activity in the <u>GOLF Archive</u>



Obrázek 8.3: Hlavní stránka

Ground Observatory of Low Frequencies

OK1LAD GOLF VLF RECEIVER ARCHIVE

20.02.2023	15.01.2023	26.12.2022	14.12.2022	17.11.2022	16.11.2022
15.11.2022	14.11.2022	13.11.2022	08.11.2022	07.11.2022	06.11.2022
05.11.2022	04.11.2022	03.11.2022	02.11.2022	01.11.2022	31.10.2022
30.10.2022	29.10.2022	28.10.2022	27.10.2022	26.10.2022	25.10.2022
24.10.2022	23.10.2022	22.10.2022	21.10.2022	20.10.2022	19.10.2022
18.10.2022	17.10.2022	16.10.2022	15.10.2022	14.10.2022	13.10.2022
12.10.2022	09.10.2022	08.10.2022	07.10.2022	06.10.2022	05.10.2022
04.10.2022	03.10.2022	02.10.2022	01.10.2022	30.09.2022	29.09.2022
28.09.2022	27.09.2022	26.09.2022	25.09.2022	24.09.2022	23.09.2022
22.09.2022	21.09.2022	20.09.2022	19.09.2022	18.09.2022	17.09.2022
16.09.2022	15.09.2022	14.09.2022	13.09.2022	12.09.2022	11.09.2022
10.09.2022	09.09.2022	08.09.2022	07.09.2022	06.09.2022	05.09.2022
04.09.2022	03.09.2022	02.09.2022	01.09.2022	31.08.2022	30.08.2022
29.08.2022	28.08.2022	27.08.2022	26.08.2022	25.08.2022	24.08.2022

Obrázek 8.4: Archiv

9 Měření

9.1 Konfigurace měření

Konfigurace pro měření vlastností přijímače je na obrázku 9.1. Zařízení použito pro testování je stolní počítač se softwarem SatSignal RTGA[29]. Výstup počítače je připojen na vstup přijímače přes kondenzátor a výstup přijímače je připojen na vstup počítače. VNZ bylo nastaveno na 0x55 a měřen byl tímto způsobem pouze levý kanál.



Obrázek 9.1: Blokové schéma měření přijímače

Výstup měření je na obrázcích 9.2 a 9.3 porovnáván se simulací v LTSpice. Měřeno bylo v rozsahu 300 Hz do 20 kHz po logaritmické stupnici. Do frekvence cca 8500 Hz je odezva velice podobná simulaci, dále směrem k 20 kHz je ovšem zisk nižší. Tento útlum je pravděpodobně způsoben vazbou mezi měřícím přístrojem a měřeným zařízením. Řešením by byla náhrada kondenzátoru vysokoimpedančním transformátorem s poměrem 1:1, který by ze single-ended signálu z počítače vytvořil diferenciální, galvanicky izolovaný signál.



Obrázek 9.2: Naměřená frekvenční odezva přijímače



Obrázek 9.3: Nasimulovaná frekvenční odezva přijímače

10 Závěr

Cílem práce bylo navrhnout a zprovoznit přijímač SID, který bude vhodný pro instalaci v mírně až středně obydlených oblastech. Podle obrázku 10.1, který ukazuje čistou spektrální analýzu VLF pásma na okraji Prahy, lze určit, že tento cíl byl splněn ve všech bodech. Celý vývoj přijímače trval bezmála devět měsíců. Problémy, které se na začátku návrhu přijímače zdály jako minoritní, jako například problémy s VFD vlaků v těsné blízkosti místa příjmu, se začaly postupně zvětšovat a začalo jich přibývat.

Dokončený přijímač obsahuje dva vysoko
impedanční VLF přijímače elektrického pole, které disponují nízkošumovým delta-sigma A/D převodníkem a TOSLINK rozhraním. Zároveň obsahuje také komponenty pro dálkové řízení zisku obou přijímačů, nebo třeba solární nabíječku olověných baterií. Softwarová část umožňuje rychlé zpracování dat, archivaci a vzdálené připojení k přijímači přes internetovou síť.

Přijímač bude dále využit pro studie ionosféry a zůstane k dispozici pro připojení přes internet, jak nejdéle to bude možné.



Obrázek 10.1: Výsledné spektrum

Použitá literatura

- C. Bianchi and A. Meloni, "Natural and man-made terrestrial electromagnetic noise: an outlook," Ann. Geophys., vol. 50(3):435-4, 2007. Dostupné z https://www. annalsofgeophysics.eu/index.php/annals/article/view/4425.
- [2] L. Technology, "Lt1007/lt1037 low noise, high speed precision operational amplifiers," 1985. Dostupné z https://www.analog.com/media/en/technical-documentation/ data-sheets/lt1007-lt1037.pdf.
- [3] T. Instruments, "Lm386 low voltage audio power amplifier," 2017. Dostupné z https: //www.ti.com/lit/ds/symlink/lm386.pdf.
- [4] P. Ing. Pavel Krýže and SŽ, "Počty traťových kolejí, systémy trakčních proudových soustav a označení podle knižního jízdního řádu," 2021. Dostupné z https://provoz. spravazeleznic.cz/PORTAL/Show.aspx?path=/Data/Mapy/kol.pdf.
- [5] Philips, "N-channel silicon field-effect transistors j111; j112; j113," 1993. Dostupné z https: //www.gme.cz/data/attachments/dsh.213-064.1.pdf.
- [6] W. J. Kirk, F. H. Lewis, and M. L. Waddell, "Junction field effect transistor degradation caused by electrostatic discharge, u. s. atomic energy commision albuquerque operations office," 1972. Dostupné z https://www.osti.gov/servlets/purl/4635273.
- [7] "R781b generic radial neon lamp," Dostupné z https://img.gme.cz/files/eshop_data/ eshop_data/4/514-014/dsh.514-014.1.pdf.
- [8] A. Devices, "Op27 low noise, precision operational amplifier," vol. H, 2015. Dostupné z https://www.analog.com/media/en/technical-documentation/data-sheets/ op27.pdf.
- [9] T. Instruments, "Pcm3010 24-bit stereo audio codec with 96-khz adc," 2002. Dostupné z https://www.ti.com/lit/ds/symlink/pcm3010.pdf.
- [10] N. Semiconductors, "Um11732 i2s bus specification," 2022. Dostupné z https://www.nxp. com/docs/en/user-manual/UM11732.pdf.
- [11] T. Instruments, "Dit4192 192khz digital audio transmitter," 2003. Dostupné z https: //www.ti.com/lit/ds/symlink/dit4192.pdf.
- [12] E. B. Union, "Specification of the digital audio interface (the aes/ebu interface)," 2004. Dostupné z https://tech.ebu.ch/docs/tech/tech3250.pdf.
- [13] Toshiba, "Fiber optic transmitting module totx173a(f)," 2007. Dostupné z https://www. ret.hu/media/product/14723/626093/TOTX173A.pdf.
- [14] Nexperia, "74hc595; 74hct595 8-bit serial-in, serial or parallel-out shift register with output latches; 3-state," 2021. Dostupné z https://assets.nexperia.com/documents/ data-sheet/74HC_HCT595.pdf.
- [15] T. Instruments, "Cd74hc4067, cd74hct4067 high-speed cmos logic 16-channel analog multiplexer/demultiplexer," 2003. Dostupné z https://www.ti.com/lit/ds/symlink/ cd74hc4067.pdf.

- [16] STMicroelectronics, "L78 positive voltage regulator ics," 2018. Dostupné z https://www. st.com/resource/en/datasheet/178.pdf.
- [17] D. Incorporated, "Sot223 package information," 2017. Dostupné z https://www.diodes. com/assets/Package-Files/S0T223.pdf.
- [18] D. Incorporated, "To252 package information," 2022. Dostupné z https://www.diodes. com/assets/Package-Files/T0252-DPAK.pdf.
- [19] STMicroelectronics, "Ld1086 1.5 a adjustable and fixed low drop positive voltage regulator," 2021. Dostupné z https://www.st.com/resource/en/datasheet/ld1086.pdf.
- [20] STMicroelectronics, "Smm4fxxa 400 w tvs in stmite flat," 2020. Dostupné z https://www. st.com/resource/en/datasheet/smm4f28a.pdf.
- [21] STMicroelectronics, "Ld39050 500 ma low quiescent current and low noise voltage regulator," 2019. Dostupné z https://www.st.com/resource/en/datasheet/ld39050.pdf.
- [22] STMicroelectronics, "Lm217, lm317 1.2 v to 37 v adjustable voltage regulators," 2021. Dostupné z https://www.st.com/resource/en/datasheet/lm217.pdf.
- [23] KiCAD, "Kicad eda software," Dostupné z kicad.org.
- [24] DL4YHF, "Spectrum lab software," Dostupné z https://www.qsl.net/dl4yhf/spectra1. html.
- [25] H. Pham, "Pyaudio documentation," Dostupné z https://people.csail.mit.edu/ hubert/pyaudio/docs/.
- [26] N. Developers, "Numpy documentation," Dostupné z https://numpy.org/doc/stable/.
- [27] P. S. Foundation, "Threading documentation," Dostupné z https://docs.python.org/3/ library/threading.html.
- [28] A. Clark, "Pillow (pil fork) 9.4.0 documentation," Dostupné z https://pillow. readthedocs.io/en/stable/.
- [29] S. Software, "Real-time audio spectrum analyzer," Dostupné z https://www.satsignal. eu/software/AudioTestSet/audioRTA.htm.

Seznam zkratek a pojmů

GOLF	Ground Observatory of Low Frequencies, Pozemní observatoř
	nízkých frekvencí, název tohoto projektu
VLF	Very Low Frequency, Velmi Nízká Frekvence, Frekvenční rozsah
	mezi 3 - 30 kHz
ELF	Extremely Low Frequency, Extrémě Nízká Frekvence,
	Frekvenční rozsah mezi 3 - 30 Hz
ADC	Analog-Digital Convertor, Analogově-digitální převodník
I2S	Inter-IC-Sound, protokol pro digitální přenso zvuku
TOSLINK	Toshiba Link, protokol pro přenso zvuku pomocí
	optické technologie, vyvíjený firmou Toshiba
VNZ	Vzdálené nastavení zisku
EOF	End of frame, konec rámce
SIPO	Druh posuvného registru se sériovým vstupem
	a paralelním výstupem
Bandpass	Pásmová propust, druh filtru

Seznam obrázků

1.1	Šíření skrze vlnovod země - ionosféra
1.2	Testování druhé verze přijímače GOLF
1.3	Spektrogram
2.1	Vstupní obvody B-Field přijímače
2.2	Spektrum přijímače s rozjezdem vlaku 5
2.3	Blokové schéma přijímače 6
3.1	První stupeň přijímače
3.2	Zisk prvního stupně přijímače
3.3	Doutnavka jako ESD ochrana přijímače
3.4	Druhý stupeň přijímače 10
3.5	Zisk druhého stupně přijímače 11
3.6	Schéma dvojitého T článku pro 50 Hz
3.7	Odezva dvojitého T článku
3.8	Třetí stupeň přijímače
3.9	Zisk třetího stupeň přijímače 14
3.10	Schéma sluchátkového zesilovače
3.11	Kompletní přenos přijímače 15
4.1	I^2S Přenos
4.2	AES3 kódování - Fig. 2 ze specifikace AES3[12]
4.3	S/PDIF signál
4.4	Schéma ADC obvodu
5.1	Blokové schéma přijímače s vyznačeným nastavením zisku
5.2	Schéma USB interface pro VNZ
5.3	Průběh výstupu VNZ 24
5.4	Průběh výstupu VNZ 25
5.5	VNZ zapojení na přijímači
5.6	VNZ průběh
5.7	VNZ detail
5.8	Schéma zapojení digitálního rezistoru (přijímač A) 28
6.1	Schéma zapojení 9 V regulátoru
6.2	Schéma zapojení 5 V a 3.3 V regulátoru
6.3	Charakter zvlnění 5 V a 3.3 V regulátoru 31
6.4	Schéma zapojení 5 V a 3.3 V regulátoru
7.1	Deska přijímače GOLF V1.0
7.2	Přenosný přijímač GOLF V1.0
7.3	Deska přijímače GOLF V2.0
7.4	Deska přijímače GOLF V2.0 ve 3D
7.5	Deska přijímače GOLF V3.0
7.6	Deska přijímače GOLF V3.0 ve 3D
7.7	Osazená deska přijímače GOLF V3.0
8.1	Blokové schéma přijímače
8.2	Hlavní a filtrační okno programu Spectrum Lab
8.3	Hlavní stránka
8.4	Archiv
9.1	Blokové schéma měření přijímače
9.2	Namérená trekvenční odezva přijímače
9.3	Nasimulovaná frekvenční odezva přijímače

10.1 Výsledné spektrum	1	44
------------------------	---	----

Seznam tabulek

4.1	Typické hodiny Master clock	17
4.2	Konfigurace pro časté vzorkovací frekvence - Table II v datashe etu $\mathrm{DIT4192}[11]$.	18

Seznam příloh elektronické i tištěné verze

Příloha 1 - Soubor GOLF_Schematic.pdf, Schéma přijímače GOLF

Příloha 2 - Soubor GOLF_Board_B_Cu.pdf, Zadní vrstva desky přijímače GOLF

Příloha 3 - Soubor GOLF_Board_F_Cu.pdf, Přední vrstva desky přijímače GOLF

Příloha 4 - Soubor GOLF_Board_In1_Cu.pdf, První vnitřní vrstva desky přijímače GOLF

Příloha 5 - Soubor GOLF_Board_In2_Cu.pdf, Druhá vnitřní vrstva desky přijímače GOLF

Seznam příloh elektronické verze

Příloha 6 - Soubor GOLF_TOTX.ino, Program VNZ Vysílače

Příloha 7 - Soubor GOLF_Main.py, Software GOLF

Příloha 8 - Soubor GOLF_index.html, Webová stránka GOLF